索阅 100例 首 页| 资 讯| 下 载| 论 坛| 博 客| Webinar| 高 校| 专 刊| 会展| EETV| 百科| 问答| 电路图| 工程师手册| Datasheet

EEPW首页 > 百科 > 与非门

与非门


贡献者:疯癫龙    浏览:7868次    创建时间:2008-08-01

DTL与非门电路:
常将二极管与门和或门与三极管非门组合起来组成与非门和或非门电路,以消除在串接时产生的电平偏离,并提高带负载能力。

图2.1.5所示就是由三输入端的二极管与门和三极管非门组合而成的与非门电路。其中,作了两处必要的修正:
(1)一将电阻Rb换成两个二极管D4、D5,作用是提高输入低电平的抗干扰能力,即当输入低电平有波动时,保证三极管可靠截止,以输出高电平。
(2)二是增加了R1,目的是当三极管从饱和向截止转换时,给基区存储电荷提供一个泻放回路。

该电路的逻辑关系为:
(1)当三输入端都接高电平时(即VA=VB=VC=5V),二极管D1~D3都截止,而D4、D5和T导通。可以验证,此时三极管饱和,VL=VCES≈0.3V,即输出低电平。
(2)在三输入端中只要有一个为低电平0.3V时,则阴极接低电平的二极管导通,由于二极管正向导通时的钳位作用,VP≈1V,从而使D4、D5和T都截止,VL=VCC=5V,即输出高电平。
可见该电路满足与非逻辑关系,即:

把一个电路中的所有元件,包括二极管、三极管、电阻及导线等都制作在一片半导体芯片上,封装在一个管壳内,就是集成电路。图2.1.5就是早期的简单集成与非门电路,称为二极管—三极管逻辑门电路,简称DTL电路。
TTL逻辑门电路:
DTL电路虽然结构简单,但因工作速度低而很少应用。由此改进而成的TTL电路,问世几十年来,经过电路结构的不断改进和集成工艺的逐步完善,至今仍广泛应用,几乎占据着数字集成电路领域的半壁江山。
TTL与非门的基本结构及工作原理
1.TTL与非门的基本结构
我们以DTL与非门电路为基础,根据提高电路功能的需要,从以下几个方面加以改进,从而引出TTL与非门的电路结构。

首先考虑输入级,DTL是用二极管与门做输入级,速度较低。仔细分析我们发现电路中的Dl、D2、D3、D4的P区是相连的。我们可用集成工艺将它们做成—个多发射极三极管。这样它既是四个PN结,不改变原来的逻辑关系,又具有三极管的特性。一旦满足了放大的外部条件,它就具有放大作用,为迅速消散T2饱和时的超量存储电荷提供足够大的反向基极电流,从而大大提高了关闭速度。详细情况后面再讲。

第二,为提高输出管的开通速度,可将二极管D5改换成三极管T2,逻辑关系不变。同时在电路的开通过程中利用T2的放大作用,为输出管T3提供较大的基极电流,加速了输出管的导通。另外T2和电阻RC2、RE2组成的放大器有两个反相的输出端VC2和VE2,以产生两个互补的信号去驱动T3、T4组成的推拉式输出级。
第三,再分析输出级。输出级应有较强的负载能力,为此将三极管的集电极负载电阻RC换成由三极管T4、二极管D和RC4组成的有源负载。由于T3和T4受两个互补信号Ve2和Vc2的驱动,所以在稳态时,它们总是一个导通,另一个截止。这种结构,称为推拉式输出级。
2.TTL与非门的逻辑关系
因为该电路的输出高低电平分别为3.6V和0.3V ,所以在下面的分析中假设输入高低电平也分别为3.6V和0.3V。
(1)输入全为高电平3.6V时。T2 、T3导通,VB1=0.7×3=2.1(V),从而使T1的发射结因反偏而截止。此时T1的发射结反偏,而集电结正偏,称为倒置放大工作状态。
由于T3饱和导通,输出电压为:VO=VCES3≈0.3V
这时VE2=VB3=0.7V,而VCE2=0.3V,故有VC2=VE2+ VCE2=1V。1V的电压作用于T4的基极,使T4和二极管D都截止。
可见实现了与非门的逻辑功能之一:输入全为高电平时,输出为低电平。

(2)输入有低电平0.3V时。

该发射结导通,T1的基极电位被钳位到VB1=1V。T2、T3都截止。由于T2截止,流过RC2的电流仅为T4的基极电流,这个电流较小,在RC2上产生的压降也较小,可以忽略,所以VB4≈VCC=5V ,使T4和D导通,则有:
VO≈VCC-VBE4-VD=5-0.7-0.7=3.6(V)
可见实现了与非门的逻辑功能的另一方面:输入有低电平时,输出为高电平。
综合上述两种情况,该电路满足与非的逻辑功能,是一个与非门。
TTL与非门的开关速度:
1.TTL与非门提高工作速度的原理
(1)采用多发射极三极管加快了存储电荷的消散过程。设电路原来输出低电平,当电路的某一输入端突然由高电平变为低电平,T1的一个发射结导通,VB1变为1V。由于T2、T3原来是饱和的,基区中的超量存贮电荷还来不及消散,VB2仍维持1.4V。在这个瞬间,T1为发射结正偏,集电结反偏,工作于放大状态,其基极电流iB1=(VCC-VB1)/Rb1

图2.2.5 多发射极三极管消散T2存储电荷的过程
集电极电流iC1=β1iB1。这个iC1正好是T2的反向基极电流iB2,可将T2的存贮电荷迅速地拉走,促使T2管迅速截止。T2管迅速截止又使T4管迅速导通,而使T3管的集电极电流加大,使T3的超量存贮电荷从集电极消散而达到截止。
(2)采用了推拉式输出级,输出阻抗比较小,可迅速给负载电容充放电。

2.TTL与非门传输延迟时间tpd
当与非门输入一个脉冲波形时,其输出波形有一定的延迟,如图所示。定义了以下两个延迟时间:
导通延迟时间tPHL——从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间。
截止延迟时间tPLH——从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。
与非门的传输延迟时间tpd是tPHL和tPLH的平均值。即


一般TTL与非门传输延迟时间tpd的值为几纳秒~十几个纳秒。
TTL与非门的电压传输特性及抗干扰能力
1.电压传输特性曲线
与非门的电压传输特性曲线是指与非门的输出电压与输入电压之间的对应关系曲线,即V=f(Vi),它反映了电路的静态特性。

(1)AB段(截止区)。
(2)BC段(线性区)。
(3)CD段(过渡区)。
(4)DE段(饱和区)。
2.几个重要参数
从TTL与非门的电压传输特性曲线上,我们可以定义几个重要的电路指标。
(1)输出高电平电压VOH——VOH的理论值为3.6V,产品规定输出高电压的最小值VOH(min)=2.4V,即大于2.4V的输出电压就可称为输出高电压VOH。
(2)输出低电平电压VOL——VOL的理论值为0.3V,产品规定输出低电压的最大值VOL(max)=0.4V,即小于0.4V的输出电压就可称为输出低电压VOL。
由上述规定可以看出,TTL门电路的输出高低电压都不是一个值,而是一个范围。
(3)关门电平电压VOFF——是指输出电压下降到VOH(min)时对应的输入电压。显然只要Vi<VOff,Vo就是高电压,所以VOFF就是输入低电压的最大值,在产品手册中常称为输入低电平电压,用VIL(max)表示。从电压传输特性曲线上看VIL(max)(VOFF)≈1.3V,产品规定VIL(max)=0.8V。
(4)开门电平电压VON——是指输出电压下降到VOL(max)时对应的输入电压。显然只要Vi>VON,Vo就是低电压,所以VON就是输入高电压的最小值,在产品手册中常称为输入高电平电压,用VIH(min)表示。从电压传输特性曲线上看VIH(min)(VON)略大于1.3V,产品规定VIH(min)=2V。
(5)阈值电压Vth——决定电路截止和导通的分界线,也是决定输出高、低电压的分界线。从电压传输特性曲线上看,Vth的值界于VOFF与VON之间,而VOFF与VON的实际值又差别不大,所以,近似为Vth≈VOFF≈VON。Vth是一个很重要的参数,在近似分析和估算时,常把它作为决定与非门工作状态的关键值,即Vi<Vth,与非门开门,输出低电平;Vi>Vth,与非门关门,输出高电平。Vth又常被形象化地称为门槛电压。Vth的值为1.3V~1.4V。
3.抗干扰能力
TTL门电路的输出高低电平不是一个值,而是一个范围。同样,它的输入高低电平也有一个范围,即它的输入信号允许一定的容差,称为噪声容限。
在图2.2.11中若前一个门G1输出为低电压,则后一个门G2输入也为低电压。如果由于某种干扰,使G2的输入低电压高于了输出低电压的最大值VOL(max),从电压传输特性曲线上看,只要这个值不大于VOFF,G2的输出电压仍大于VOH(min),即逻辑关系仍是正确的。因此在输入低电压时,把关门电压VOFF 与VOL(max)之差称为低电平噪声容限,用VNL来表示,即低电平噪声容限 VNL=VOFF-VOL(max)=0.8V-0.4V=0.4V

若前一个门G1输出为高电压,则后一个门G2输入也为高电压。如果由于某种干扰,使G2的输入低电压低于了输出高电压的最小值VOH(min),从电压传输特性曲线上看,只要这个值不小于VON,G2的输出电压仍小于VOL(max),逻辑关系仍是正确的。因此在输入高电压时,把VOH(min)与开门电压VON与之差称为高电平噪声容限,用VNH来表示,即高电平噪声容限 VNH=VOH(min)-VON=2.4V-2.0V=0.4V
噪声容限表示门电路的抗干扰能力。显然,噪声容限越大,电路的抗干扰能力越强。通过这一段的讨论,也可看出二值数字逻辑中的“0”和“1”都是允许有一定的容差的,这也是数字电路的一个突出的特点。
TTL与非门的带负载能力:
在数字系统中,门电路的输出端一般都要与其他门电路的输入端相连,称为带负载。一个门电路最多允许带几个同类的负载门?就是这一部分要讨论的问题。
1.输入低电平电流IIL与输入高电平电流IIH
这是两个与带负载能力有关的电路参数。
(1)输入低电平电流IIL是指当门电路的输入端接低电平时,从门电路输入端流出的电流。

(2)输入高电平电流IIH是指当门电路的输入端接高电平时,流入输入端的电流。有两种情况。
①寄生三极管效应。当与非门一个输入端(如A端)接高电平,其它输入端接低电平,这时IIH=βPIB1,βP为寄生三极管的电流放大系数。
②倒置工作状态。当与非门的输入端全接高电平,这时,T1的发射结反偏,集电结正偏,工作于倒置的放大状态。这时IIH=βiIB1,βi为倒置放大的电流放大系数。
由于βp和βi的值都远小于1,所以IIH的数值比较小,产品规定IIH<40uA。

2.带负载能力
(1)灌电流负载。当驱动门输出低电平时,驱动门的T4、D截止,T3导通。这时有电流从负载门的输入端灌入驱动门的T3管,“灌电流”由此得名。灌电流的来源是负载门的输入低电平电流IIL,如图2.2.15所示。很显然,负载门的个数增加,灌电流增大,即驱动门的T3管集电极电流IC3增加。当IC3>βIB3时,T3脱离饱和,输出低电平升高。前面提到过输出低电平不得高于VOL(max)=0.4V。因此,把输出低电平时允许灌入输出端的电流定义为输出低电平电流IOL,这是门电路的一个参数,产品规定IOL=16mA。由此可得出,输出低电平时所能驱动同类门的个数为:

(2)拉电流负载。当驱动门输出高电平时,驱动门的T4、D导通,T3截止。这时有电流从驱动门的T4、D拉出而流至负载门的输入端,“拉电流”由此得名。由于拉电流是驱动门T4的发射极电流IE4,同时又是负载门的输入高电平电流IIH,如图2.2.16所示,所以负载门的个数增加,拉电流增大,即驱动门的T4管发射极电流IE4增加,RC4上的压降增加。当IE4增加到一定的数值时,T4进入饱和,输出高电平降低。前面提到过输出高电平不得低于VOH(min)=2.4V。因此,把输出高电平时允许拉出输出端的电流定义为输出高电平电流IOH,这也是门电路的一个参数,产品规定IOH=0.4mA。由此可得出,输出高电平时所能驱动同类门的个数为:


一般NOL≠NOH,常取两者中的较小值作为门电路的扇出系数,用NO表示。
来自"http://baike.eccn.com/eewiki/index.php/%E4%B8%8E%E9%9D%9E%E9%97%A8"查看页面 讨论 查看源码 历史 个人工具箱登录|创建帐号 导航
首页
搜索
工具箱
链入页面
链出更改
上传文件
特殊页面
可打印版
注释链接
支持单位
清华大学
东南大学
友情链接
中国电子报
通信产业报
赛迪网



如果您认为本词条还有待完善,需要补充新内容或修改错误内容,请编辑词条     查看历史版本

开放分类

参考资料
http://baike.eccn.com/eewiki/index.php/%E4%B8%8E%E9%9D%9E%E9%97%A8

贡献者
疯癫龙    


本词条在以下词条中被提及:

关于本词条的评论共:(0条)
匿名不能发帖!请先 [ 登陆 ]