索阅 100例 首 页| 资 讯| 下 载| 论 坛| 博 客| Webinar| 高 校| 专 刊| 会展| EETV| 百科| 问答| 电路图| 工程师手册| Datasheet

EEPW首页 > 百科 > 总线时序

总线时序


贡献者:gsfei2009    浏览:2058次    创建时间:2009-09-24

总线时序
所谓总线时序,即CPU通过总线进行操作(读/写、释放总线、中断响应)时,总线上各信号之间在时间上配合关系,它是同CPU的操作功能有关的。微处理器所完成的操作可分为如下几种:
1.系统复位和启动操作
2.最小方式下的总线读时序
3.最小方式下的总线写时序
4.最小方式下的总线保持
5. 外部中断响应时序
6.最大方式下的总线读时序
7.最大方式下的总线写时序
8.最大方式下的总线请求/允许时序



如果您认为本词条还有待完善,需要补充新内容或修改错误内容,请编辑词条     查看历史版本

开放分类
总线    时序    

参考资料

贡献者
gsfei2009    


本词条在以下词条中被提及:

关于本词条的评论共:(0条)
匿名不能发帖!请先 [ 登陆 ]