索阅 100例 首 页| 资 讯| 下 载| 论 坛| 博 客| Webinar| 高 校| 专 刊| 会展| EETV| 百科| 问答| 电路图| 工程师手册| Datasheet

EEPW首页 > 百科 > 门阵列

门阵列


贡献者:yeloo    浏览:3109次    创建时间:2008-04-03

门阵列属于半定制的集成电路,可分为有信道和无信道两种。
有信道门阵列是在一个芯片上把门排列成阵列形式,严格地讲是把单元(含有若干个器件)排列成阵列形式。单元被排列成行,行与行之间留有作为连线用的信道区,信道的宽度是固定的。这就是“有信道门阵列”这一名称的由来。为了保证单元之间的布线具有100%的布通率,需要有较宽的信道,但这样会导致无用的走线区域,因而浪费了硅面积。
为了不大量浪费硅面积以及克服常规门阵列常有的门利用率低的缺点,1982年提出了门海的概念,也就是指无信道门阵列。门海技术并无实现确定的布线信道区,宏单元之间的连线将在无用的有效器件区上进行。门海技术提高了电路的集成密度,在一个晶片(Die)上可以集成超过10万个门。在20世纪末,在一个晶片上已经能够设计门延迟为0.4ns的50-70万门的电路。



如果您认为本词条还有待完善,需要补充新内容或修改错误内容,请编辑词条     查看历史版本

开放分类
FPGA    

参考资料

贡献者
yeloo    


本词条在以下词条中被提及:

关于本词条的评论共:(0条)
匿名不能发帖!请先 [ 登陆 ]