RSS订阅静态存储器
贡献者：sean2008 浏览：5193次 创建时间：2009-08-18
-
教学计算机的内存储器组成与设计
(1)静态存储器的存储原理和芯片内部结构(P207)
(2)教学计算机内存储器的组成与设计
地址总线：记为AB15～AB0,统一由地址寄存器AR驱动，地址寄存器AR只接收ALU输出的信息。
控制总线：控制总线的信号由译码器74LS139给出，功能是指出总线周期的类型：
（1）内存写周期用MMW信号标记
（2）内存读周期用MMR信号标记
（3）外设(接口)写周期用IOW信号标记
（4）外设(接口)读周期用IOR信号标记
（5）内存在工作用MMREQ信号标记
（6）外设在工作用IOREQ信号标记
（7）写控存周期用SWA信号标记
数据总线：分为内部数据总线IB与外部数据总线DB两部分。主要完成计算机各功能部件之间的数据传送。设计总线的核心技术是要保证在任何时刻只能把一组数据发送到总线上，却允许一个和多个部件同时接受总线上的信息。所用的电路通常为三态门电路。
模拟图
系统时钟及时序：教学机晶振1.8432MHz，3分频后用614.4KHz的时钟作为系统主时钟，使CPU、内存、IO同步运行。CPU内部的有些寄存器用时钟结束时的上升沿完成接受数据，而通用寄存器是用低电平接收的。内存或I/O读写操作时，每个总线周期由两个时钟组成，第一个时钟，称为地址时间，用于传送地址;第二个时钟，称为数据时间，用于读写数据
静态存储器的字位扩展：
教学计算机的内存储器用静态存储器芯片实现，由2K字的ROM区和2K字RAM区组成。内存字长16位，按字寻址。ROM由74LS2716只读存储器ROM(每片2048个存储单元，每单元为8位二进制位)两片完成字长的扩展。地址分配在：0～2047RAM由74LS6116随机存储器RAM(每片2048个存储单元，每单元为8位二进制位)两片完成字长的扩展。地址分配在：2048～4095。
静态存储器地址分配:
为访问2048个存储单元，要用11位地址，把地址总线的低11位地址送到每个存储器芯片的地址引脚;对地址总线的高位进行译码，译码信号送到各存储器芯片的/CS引脚，在按字寻址的存储器系统中实现按字节读写
开放分类
参考资料
贡献者
本词条在以下词条中被提及：
关于本词条的评论共：（0条）
