RSS订阅龙芯CPU
贡献者：葱爆羊肉 浏览：2691次 创建时间：2009-06-17
-
龙芯.国产CPU,于2002年09月29日研制成功，龙芯的英文名字是godson，中文的谐音昵称是“够胜”。由中国科学院计算技术所授权的北京神州龙芯集成电路设计公司研发，前期批量样品目前由台湾台积电生产．
龙芯一号CPU IP核是兼顾通用及嵌入式CPU特点的32位处理器内核，采用类MIPS III指令集，具有七级流水线、32位整数单元和64位浮点单元。龙芯一号CPU IP核具有高度灵活的可配置性，方便集成的各种标准接口。图1显示了龙芯一号CPU IP核可配置结构，其中虚线部分表示用户可根据自己的需求进行选择配置，从而定制出最适合用户应用的处理器结构。主要的可配置模块包括：浮点部件、多媒体部件、内存管理、Cache、协处理器接口。浮点部件完全兼容MIPS的浮点指令集合，浮点部件及其相关的系统软件完全符合ANSI/IEEE 754-1985二进制浮点运算标准。浮点部件主要包括浮点ALU部件和浮点乘法/除法部件，用户可根据自己的实际应用选择是否添加。媒体部件复用了MIPS浮点指令的Format域，并复用了浮点寄存器堆，媒体指令集基本对应了Intel SSE媒体指令集合的各种操作。
内存管理部件有三种工作模式，标准模式、直接映射模式和无映射模式。在标准模式下，TLB分为ITLB和DTLB两部分，每部分均由48项页表项组成，同时支持mapped和unmapped的从虚拟地址到物理地址的变换方式；TLB也可只进行直接映射，不使用CAM和RAM，以减小面积；而无映射模式下甚至可以去掉TLB，采用直连SRAM的形式实现访存。龙芯一号CPU IP核的Cache分为指令Cache和数据Cache，两部分独立配置，以4K为一路，可配置为4路、2路和0路。用户可根据应用需要，确定所需Cache的大小，甚至不使用Cache。协处理器接口为外部协处理器提供了一个高效率的接口。龙芯一号CPU IP核提供了两套可配置的处理器总线接口：AMBA接口和哈佛结构SRAM接口。
龙芯二号
- 采用先进的四发射超标量超流水结构，片内一级指令和数据高速缓存各64KB，片外二级高速缓存最多可达8MB。
- 龙芯2号最高频率为500MHz，功耗为3-5瓦，远远低于国外同类芯片，其SPEC CPU2000测试程序的实测性能是1.3GHz的威盛处理器的2-3倍，已达到Pentium III水平。
龙芯CPU IP的特点
灵活的可配置IP核架构
Cache容量可配置
0/4K/8K/16K I/D Cache
TLB形式可配置
可配置接口
AMBA 2.0 full compatible
Direct RAM (Harvard Structure)
MIPS SYSAD
Co-processor Interface
内外时钟关系可配置
IEEE754兼容FPU可配置
MMX部件可配置
EJTAG接口，便于SOC调试
功耗
具体配置相关, Typical:：1～2 mW/MHz
面积
与具体配置相关, Min：1.0mm2 (软IP)
友好的IP用户接口
可视化配置界面
完全可综合的IP，可无缝衔接主流EDA工具
集成synthesis环境
verilog仿真模型
IP Modeling
ISS仿真器
SoC硬件验证平台
SoC系统虚拟开发平台
软/硬IP
IP抽象模型提取，提供工业格式文件
硬IP的实现(0.18微米/0.13微米工艺)
IP架构
增强可配置灵活性
在面积、功耗上持续优化
针对应用不断增强处理能力（加密安全，控制，JAVA）
增加对多核的支持
SOC开发平台
提供基于EJTAG的IDE
提供ISS用于性能评估
硬件开发板
操作系统
Linux
VxWorks
WinCE
软件支持
XFree86-4.1.0 X Server
Mozilla Browser, Apache WEB server
Compiler：GCC, F77
Word processing, video server
Virtual Terminal for X and Windows
Godson意思为“教子”，相对于此的另一个词叫教父（Godfather）。其命名人中科院计算所研究员胡伟武说：中国人的传统是起一个比较贱的名字容易养活，故命名为“狗剩”，继而得到英文名Godson。所以一些文章也直接使用中文原名“狗剩”。因此“龙芯2号”也称为“狗剩2号”，更之后正名为“毛泽东110”以纪念毛泽东诞辰110周年，英文则称为“MZD110”，所以整个来说有5种称法：龙芯2号、Godson-2、狗剩2号、毛泽东110、MZD110。
“龙芯”三代简介
龙芯一号（英文名称Godson-1）
龙芯一号CPU IP核是兼顾通用及嵌入式CPU特点的32位处理器内核，采用类MIPS III指令集，具有七级流水线、32位整数单元和64位浮点单元。龙芯一号CPU IP核具有高度灵活的可配置性，方便集成的各种标准接口。图1显示了龙芯一号CPU IP核可配置结构，其中虚线部分表示用户可根据自己的需求进行选择配置，从而定制出最适合用户应用的处理器结构。主要的可配置模块包括：浮点部件、多媒体部件、内存管理、Cache、协处理器接口。浮点部件完全兼容MIPS的浮点指令集合，浮点部件及其相关的系统软件完全符合ANSI/IEEE 754-1985二进制浮点运算标准。浮点部件主要包括浮点ALU部件和浮点乘法/除法部件，用户可根据自己的实际应用选择是否添加。媒体部件复用了MIPS浮点指令的Format域，并复用了浮点寄存器堆，媒体指令集基本对应了Intel SSE媒体指令集合的各种操作。
内存管理部件有三种工作模式，即标准模式、直接映射模式和无映射模式。在标准模式下，TLB分为ITLB和DTLB两部分，每部分均由48项页表项组成，同时支持mapped和unmapped的从虚拟地址到物理地址的变换方式；TLB也可只进行直接映射，不使用CAM和RAM，以减小面积；而无映射模式下甚至可以去掉TLB，采用直连SRAM的形式实现访存。龙芯一号CPU IP核的Cache分为指令Cache和数据Cache，两部分独立配置，以4K为一路，可配置为4路、2路和0路。用户可根据应用需要，确定所需Cache的大小，甚至不使用Cache。协处理器接口为外部协处理器提供了一个高效率的接口。龙芯一号CPU IP核提供了两套可配置的处理器总线接口：AMBA接口和哈佛结构SRAM接口。
龙芯二号（英文名称Godson-2）
龙芯二号CPU 采用先进的四发射超标量超流水结构，片内一级指令和数据高速缓存各64KB，片外二级高速缓存最多可达8MB.最高频率为500MHz，功耗为3-5瓦，远远低于国外同类芯片，其SPEC CPU2000测试程序的实测性能是1.3GHz的威盛处理器的2-3倍，已达到中等Pentium4水平。
虽然“龙芯2号”正火热推广，但“龙芯3号”也正在预研。据悉“龙芯3号”将是一款多核处理器，至少也是一款四核的产品，并增加专门服务于Java程序的协处理器，以提高Linux环境下Java程序的执行效率，指令缓存追踪技术等。“龙芯3号”最终将实现对内峰值每秒500-1000亿次的计算速度。
目前龙芯2E经过量产改造后已完成量产并向部分用户供货。龙芯2E的改进型产品龙芯2F，也已经完成设计，预计2007年下半年可以批量上市。与龙芯2E相比，龙芯2F集成了更多的功能，进一步降低了功耗，提高了性能。中科院计算技术研究所胡伟武研究员透露，龙芯2E处理器的改进版本龙芯2F处理器即将流片，并将于2007年下半年批量上市。 中科院计算所研究员、龙芯项目组负责人胡伟武则进一步指出，龙芯三号将采用65纳米工艺，具有16个核心。2年开始规划，2007年至2009年进入实施阶段，计划在2010年验收，“争取成为业内第一个16核处理器”。
开放分类
参考资料
http://baike.baidu.com/view/388246.html?tp=5_01
贡献者
本词条在以下词条中被提及：
关于本词条的评论共：（0条）
