ADP5034
贡献者:李雪峰 浏览:2140次 创建时间:2012-05-07
-
集成的降压调节器以180°错相工作,输入滤波要求得以降低,不仅允许使用较小的输入电容,而且能够降低输入噪声。专用的模式引脚可以将两个调节器置于强制PWM工作模式或自动 PWM/PSM 工作模式,以便提高效率。ADP5034和 ADP5024具有低静态电流、低压差和宽输入电压范围特性,因此电源管理效率更高。集成的 LDO在1 kHz至10 kHz 范围内的 PSRR(电源抑制比)性能高达65 dB,输出噪声低至80 μV/rms,适合为敏感的模拟电路供电。
ADP5034和 ADP5024降压调节器/LDO 是灵活的高集成度电源管理器件,其应用包括 USB 供电的便携式设备、手持式医疗产品以及用于处理器、ASIC、FPGA、RF 芯片组的多电压电源应用。在这些器件中,各降压调节器和 LDO 都有专门的使能引脚,并且所有四路调节器输出都支持可调输出电压,利用外部电阻分压器网络可以轻松设置输出电压。设计人员可以轻松快捷地调整
ADP5034和 ADP5024以适应不同的输出电压要求,从而缩短设计时间,加快产品上市。
ADP5034和 ADP5024的额定结温范围为-40°C至125°C,冰均采用24引脚4 mm × 4 mm LFCSP 封装。
ADP5034和 ADP5024降压调节器/LDO 的主要特性和优势
-- 两个高效率1.2 A 降压调节器提供可调或固定的输出电压,适合用来提供处理器系统的内核电压和I/O 电压。
-- 两个300 mA LDO (ADP5034)提供可调或固定的输出电压选项,适用于低噪声模拟电路。
-- 调节器初始精度为±1%,适合为低噪声模拟电路供电,并且支持要求高可靠性和严格的线路、负载、温度电压调整率的处理器和 FPGA 电源负载。
-- 降压调节器峰值效率高达96%,可提高系统电源效率并减少散热。
-- 输出电压可在工厂编程设置或在外部调整,提供极大的设计灵活性。
开放分类
参考资料
贡献者
本词条在以下词条中被提及:
关于本词条的评论共:(0条)