RSS订阅ADSP-BF561
贡献者：gsfei2009 浏览：3167次 创建时间：2009-06-21
-
ADSP-BF561 的推出使Analog Devices公司的Blackfin处理器系列得到了进一步的扩充，这款器件具有由两个Blackfin处理器内核构成的对称多处理结构。相比ADSP-BF533，ADSP-BF561可提供两倍的信号处理性能、两倍的片上处理器以及显著提高的数据带宽能力。ADSP-BF561 与ADSP-BF533完全代码兼容，并利用Blackfin架构的动态电源管理能力而继续保持了非常低的功耗。
ADSP-BF561 集成了两个工作频率均高达756MHz的Blackfin处理器内核（ADI公司还提供了低成本的500MHz和600MHz版本）和2.6Mbytes的片上SRAM存储器。ADSP-BF561 片上存储器被分配于每个内核的专用、高速L1存储器和一个128KBytes大容量共享L2存储器之间。32位外部端口和双16通道DMA控制器提供了极高的数据带宽。ADSP-BF561 片上外设包括两个并行外设接口（均支持ITU-R 656视频格式化）和支持I2S格式的高速串行端口。ADSP-BF561 专门针对各种消费类多媒体应用进行了优化。
ADSP-BF561高集成度
? 328KBytes片上存储器可被配置为：
o 每个内核具有32KBytes的L1指令存储器SRAM/高速缓冲存储器
o 每个内核具有64KBytes的L1数据存储器SRAM/高速缓冲存储器
o 每个内核具有4KBytes的L1中间结果暂存器
o 128KBytes的低延迟共享L2存储器
? 可提供到多组外部SDRAM、SRAM、快闪存储器或ROM的无缝连接的32位存储器控制器
? 支持ITU-R 656视频数据格式的两个并行外设接口单元
? 支持8个立体声I2S通道的两个双通道、全双工同步串行端口
? 支持一维和二维数据传输的双16通道DMA控制器
? SPI兼容型端口
? 可支持IrDA?的UART
? 支持PWM、脉宽和事件计数模式的12个定时器/计数器
? 48个可编程标志/通用I/O
? 事件处理器
? 双看门狗定时器
? 能够进行1x -63x倍频的PLL
? 256焊球小型BGA、297焊球无铅宽间距PBGA封装
ADSP-BF561 技术指标
Clock Speed (MHz) 600MHz
MMACS (Max) 2400
RAM Memory (kBytes) 328
External Memory Bus 32bit
Parallel Periph Interface Yes
PCI No
USB Device No
UARTs, Timers Yes
Watchdog Timer, RTC Yes,No
Core Voltage (V) 0.8-1.2
Core Voltage Regulation Yes
Package 297-PBGA, CSP_BGA
ADSP-BF561 特点
? 双Blackfin内核（每个内核性能高达756 MHz/1512 MMAC，总和达到3024 MMAC）适用于要求苛刻的数字成像和消费类多媒体应用
? 328 KByte的大片上存储器 – 被用来作为每个内核单独的L1存储器系统以及共享的L2存储器空间
? 为成像和消费类多媒体应用量身打造的高数据吞吐量
? 面向应用的外设提供了到多种音频/视频转换器和通用ADC / DAC的无缝连接
ADSP-BF561 应用
? 数码相机
? 数码摄像机
? 便携式媒体播放机
? 数字视频录像机
? 机顶盒
? 消费类多媒体
? 汽车可视系统
? 宽带无线系统
开放分类
参考资料
贡献者
本词条在以下词条中被提及：
关于本词条的评论共：（0条）
