MAX264_EEPW百科

EEPW首页 > 百科 > MAX264

MAX264 贡献者：不爱吃窝瓜浏览：946次创建时间：2015-04-25: 　　MAX264
　　MAX264的结构主要由两个独立的滤波单元、分频单元、fo逻辑单元、Q逻辑单元及模式设置单元等电路组成。
　　编辑摘要
　　目录1MAX264的结构组成
　　2MAX264的引脚说明
　　3MAX264原理及设计
　　1MAX264的结构组成与主... 2MAX264的引脚说明 3MAX264原理及设计
　　MAX264 - MAX264的结构组成与主要特性　　主要特性描述如下：
　　滤波器设计软件化
　　中心频率32阶可控
　　Q值128阶可控
　　Q值与fo独立可编程
　　Fo可达140kHz
　　支持+5V和 5V两种供电方式
　　MAX264 - MAX264的引脚说明　　MAX264芯片诸引脚功能如下（括号内数字为引脚号）：
　　V+(10)：供电正极，并接旁路电容尽量靠近该脚；
　　V-(18): 供电负极，并接旁路电容尽量靠近该脚；
　　GND(19):模拟地；
　　CLKA(13):A单元时钟输入，该时钟在芯片内部被二分频；
　　CLKB(14):B单元时钟输入，该时钟在芯片内部被二分频；
　　OSC OUT(20):连至晶体，组成晶振电路（若接时钟信号时，该脚不连）；
　　INA,INB(5,1):滤波器输入；
　　BPA,BPB(3,27):带通输出；
　　LPA,LPB(2,28):低通输出；
　　HPA,HPB(4,26):高通/带陷/全通输出;
　　M0,M1(8,7):模式选择,+5V高，-5V低；
　　F0-F4(24,17,23,12,11):时钟与中心频率比值（FCLK/f0）编程端；
　　Q0-Q6(15,16,21,22,25,6,9):Q编程端。
　　MAX264 - MAX264原理及设计　　对M0、M1两个管脚编程可使芯片工作于模式1、2、3、4几种方式，对应的功能如表1所示，时钟与中心频率比值与编码对应。
　　模式1：当我们要实现全极点低通或带通滤波器（如：切比雪夫、巴特沃斯滤波器）时这种模式是很有用的，有时该模式也用来实现带陷滤波器，但由于相关零极点位置固定，使得用作带陷时受到限制。
　　模式2：模式2用于实现全极点低通和带通滤波器，与模式1相比该模式的优点就是提高了Q值而降低了输出噪声，该模式下fclk/fo是模式1的{1}\over{\sqrt{2}}，这样就延宽了截止频率。
　　模式3：只有该模式下可实现高通滤波器，该模式下最高时钟频率低于模式1.
　　模式4: 只有该模式下才可以实现全通滤波器。
　　在设计中，首先根据所需的频率响应特性，确定出品质因数（Q）及截止频率，由Q值进而确定出N值：
　　Q=64/(128-N) 模式1，3，4时;
　　Q=90.51/(128-N) 模式2时；
　　也可以由Q值查表3得出N.得到N后，进而可以求出fclk/fo值：
　　fclk/fo= （N+13）模式1，3，4时；
　　fclk/fo= （N+13）/\sqrt{2}模式2时；