索阅 100例 首 页| 资 讯| 下 载| 论 坛| 博 客| Webinar| 高 校| 专 刊| 会展| EETV| 百科| 问答| 电路图| 工程师手册| Datasheet

EEPW首页 > 百科 > PAN协调器

PAN协调器


贡献者:不爱吃窝瓜    浏览:5054次    创建时间:2015-11-09

  在工业市场,ZigBee网络需要覆盖更广阔的区域,如大型办公或制造场所,并将被用于连接一系列不同的应用,包括从HVAC(加热、通风和空调)控制到安全和门禁控制系统等。区域的广阔性与应用的多样性都增加了系统的复杂性,以及需要部署的节点数量。为能在更广阔的区域实现这样的系统,将需要既包括与多个ZigBee节点通信的全功能设备(FFD)又包括仅执行点对点连接的精简功能设备(RFD)的多级网络。
  为管理如此巨大数量的无线网络节点,需创建一个树形结构,将来自不同ZigBee网络的信息回传到中央控制点。借助个人局域网(PAN)协调器,用户可通过中央控制点对系统实施监测和控制。ZigBeePAN协调器是整个ZigBee网络的核心。图1所示的是一个非常基本的ZigBee网络,它能被用于各种建筑或工业场所,以实现HVAC控制、安全/门禁控制和火灾监测。这些都是ZigBee的典型应用。所有通信通过ZigBee网络实现。
  通常,底层FFD和RFD将由微控制器(MCU)控制,该MCU通过队列串行外设接口(QSPI)与ZigBee收发器相连。MCU的选择取决于该设备是否作为一个其下仍辖有ZigBee网络层的FFD。基础的RFD通常由一个8位MCU控制,但对FFD来说,根据其复杂程度及所连接的网络,其控制单元可以是8位、16位或低端的32位MCU。
  与中央控制点的接口
  因为PAN协调器负责协调整个网络以及与中央控制点的通信,所以它是构建一个鲁棒ZigBee网络的关键所在。对PAN协调器的关键要求包括:
  A.在更大更复杂的系统(如一个制造场所),其中央控制点很可能超出ZigBee网络的覆盖范围,甚至可能被安放在另一幢建筑中。所以,PAN协调器可能需通过有线连接与中央控制点进行通信。因为以太网在工业市场的应用越来越普及,所以在大多数场合,以太网是最可能的选择。系统中以太网的应用为网络设计带来两个潜在影响。
  1.要考虑处理以太网接口所需的处理器带宽。
  2.为驱动以太网接口,网络将需要相应的底层驱动程序和协议栈,这就增加了系统内PAN控制器对程序存储器的需求。
  B.驱动整个PAN网络的通信。因为一个大的PAN网络将使通信量增加,所以PAN协调器需要更高的带宽。
  C.标记整个ZigBee个人局域网。PAN协调器必须储存整个网络的“地图”,并识别网络内哪些节点是FFD或RFD以及各部分的功能。对复杂的大型工业系统来说,为存储这样一张图将需要更多的存储器。
  D.具备与网络中的新节点建立动态链接的能力。在大型系统的使用周期中,系统可能需要添加新节点。PAN协调器必须能容易地与这些新节点建立连接,无论它们在网络中的任何一点,也无论它们是FFD还是RFD。此外,PAN协调器要能确定这些新节点在网络中的职责。为使PAN协调器能有效地履行这种任务,它需要更大的本地程序存储器,因而也必须具备访问这些存储器的能力。
  MCF5208微处理器是能满足PAN协调器需要的器件,因为它提供了一个低成本但灵活的平台,能适应最复杂ZigBee系统的要求。
  MCF5208内置的ColdFireV2核具有166MHz/159MIPS的性能,这使它超越用于控制底层FFD或RFD节点的8、16或32位MCU的性能。MCF5208还整合了关键构建模块,使设计师更容易实现他们的ZigBee解决方案。这些关键模块包括:带MII接口的10/100BaseT以太网MAC模块、8K统一缓存/16KSRAM、DDR SDRAM存储器控制器、外部总线接口、QSPI、32位定时器、多个串行连接以及用于调试和测试的BDM/JTAG端口。
  丰富的存储器
  采用基于微处理器的方案的好处之一是许多MCU可能无法提供足够的内置存储器,以满足底层驱动程序、程序存储、协议栈以及实时操作系统(RTOS)的需要。所有这些功能要求系统拥有1到4MB的存储器,这超过了许多标准MCU提供的存储容量,甚至超出了某些8/16位MCU能够寻址的范围。而MCF5208具有一个集成的DDRSDRAM存储器控制器,它向下兼容SDRDRAM存储器,这允许开发人员根据系统需要选择DRAM存储器配置。
  另外,外部总线接口能连接闪存、EEPROM、ROM和SRAM,同样使开发人员能根据他们的系统需求来灵活集成存储器。最后,MCF5208的另一个主要优势是该芯片是专为低功耗应用设计的,而低功耗是ZigBee应用的关键要求之一。MCF5208是率先实现分布式时钟的ColdFire处理器之一,允许逐个使能/关闭各模块的时钟。这允许设计人员使用一个8MHz的外部晶振和一个低功耗的时钟分频器将CPU频率降低至244Hz。


如果您认为本词条还有待完善,需要补充新内容或修改错误内容,请编辑词条     查看历史版本

开放分类
PAN协调器    仪器    

参考资料
百度百科

贡献者


本词条在以下词条中被提及:

关于本词条的评论共:(0条)
匿名不能发帖!请先 [ 登陆 ]