VHDL-AMS_EEPW百科

VHDL-AMS 贡献者：sylar 浏览：3382次创建时间：2009-05-26: 　　即IEEE 1076.1标准。
　　VHDL-AMS是VHDL的一个分支，它支持模拟、数字、数模混合电路系统的建模与仿真。
　　http://www.eda.org/vhdl-ams/
　　Verilog-AMS与之类似。支持模拟、数字、数模混合电路系统的建模与仿真。
　　http://www.eda.org/verilog-ams/
　　The VHDL-AMS language is an extension of the IEEE 1076 (VHDL) standard that supports the description and the simulation of analog, digital, and mixed-signal circuits and systems.

如果您认为本词条还有待完善，需要补充新内容或修改错误内容，请编辑词条查看历史版本

开放分类

硬件电子微电子仿真电子设计自动化

参考资料

1.http://www.eda.org/vhdl-ams/ 2.http://www.eda.org/verilog-ams/

贡献者

sylar

本词条在以下词条中被提及：

关于本词条的评论共：（0条）

VHDL-AMS技术社区

VHDL-AMS相关新闻

更多>>

更多>>

更多>>