索阅 100例 首 页| 资 讯| 下 载| 论 坛| 博 客| Webinar| 高 校| 专 刊| 会展| EETV| 百科| 问答| 电路图| 工程师手册| Datasheet

EEPW首页 > 百科 > DDR

DDR


贡献者:mjei    浏览:4111次    创建时间:2009-06-11

 DDR=Double Data Rate双倍速内存
  严格的说DDR应该叫DDR SDRAM,人们习惯称为DDR,部分初学者也常看到DDR SDRAM,就认为是SDRAM。DDR SDRAM是Double Data Rate SDRAM的缩写,是双倍速率同步动态随机存储器的意思。DDR内存是在SDRAM内存基础上发展而来的,仍然沿用SDRAM生产体系,因此对于内存厂商而言,只需对制造普通SDRAM的设备稍加改进,即可实现DDR内存的生产,可有效的降低成本。
  SDRAM在一个时钟周期内只传输一次数据,它是在时钟的上升期进行数据传输;而DDR内存则是一个时钟周期内传输两次次数据,它能够在时钟的上升期和下降期各传输一次数据,因此称为双倍速率同步动态随机存储器。DDR内存可以在与SDRAM相同的总线频率下达到更高的数据传输率。
  与SDRAM相比:DDR运用了更先进的同步电路,使指定地址、数据的输送和输出主要步骤既独立执行,又保持与CPU完全同步;DDR使用了DLL(Delay Locked Loop,延时锁定回路提供一个数据滤波信号)技术,当数据有效时,存储控制器可使用这个数据滤波信号来精确定位数据,每16次输出一次,并重新同步来自不同存储器模块的数据。DDR本质上不需要提高时钟频率就能加倍提高SDRAM的速度,它允许在时钟脉冲的上升沿和下降沿读出数据,因而其速度是标准SDRA的两倍。
  从外形体积上DDR与SDRAM相比差别并不大,他们具有同样的尺寸和同样的针脚距离。但DDR为184针脚,比SDRAM多出了16个针脚,主要包含了新的控制、时钟、电源和接地等信号。DDR内存采用的是支持2.5V电压的SSTL2标准,而不是SDRAM使用的3.3V电压的LVTTL标准。
  DDR内存的频率可以用工作频率和等效频率两种方式表示,工作频率是内存颗粒实际的工作频率,但是由于DDR内存可以在脉冲的上升和下降沿都传输数据,因此传输数据的等效频率是工作频率的两倍。
  什么是 DDR1?
  有时候大家将老的存储技术 DDR 称为 DDR1 ,使之与 DDR2 加以区分。尽管一般是使用 “DDR” ,但 DDR1 与 DDR 的含义相同。
  DDR1规格
  DDR-200: DDR-SDRAM 记忆芯片在100 MHz下运行 DDR-266: DDR-SDRAM 记忆芯片在133 MHz下运行 DDR-333: DDR-SDRAM 记忆芯片在166 MHz下运行 DDR-400: DDR-SDRAM 记忆芯片在200 MHz下运行(JEDEC制定的DDR最高规格) DDR-500: DDR-SDRAM 记忆芯片在250 MHz下运行(非JEDEC制定的DDR规格) DDR-600: DDR-SDRAM 记忆芯片在300 MHz下运行(非JEDEC制定的DDR规格) DDR-700: DDR-SDRAM 记忆芯片在350 MHz下运行(非JEDEC制定的DDR规格)
  [1][2][3]什么是 DDR2?
  DDR2 是 DDR SDRAM 内存的第二代产品。它在 DDR 内存技术的基础上加以改进,从而其传输速度更快(可达 667MHZ ),耗电量更低,散热性能更优良 .
  DDR2(Double Data Rate 2) SDRAM是由JEDEC(电子设备工程联合委员会)进行开发的新生代内存技术标准,它与上一代DDR内存技术标准最大的不同就是,虽然同是采用了在时钟的上升/下降延同时进行数据传输的基本方式,但DDR2内存却拥有两倍于上一代DDR内存预读取能力(即:4bit数据读预取)。换句话说,DDR2内存每个时钟能够以4倍外部总线的速度读/写数据,并且能够以内部控制总线4倍的速度运行。
  DDR3与DDR2几个主要的不同之处 :
  1.突发长度(Burst Length,BL)
  由于DDR3的预取为8bit,所以突发传输周期(Burst Length,BL)也固定为8,而对于DDR2和早期的DDR架构系统,BL=4也是常用的,DDR3为此增加了一个4bit Burst Chop(突发突变)模式,即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输,届时可通过A12地址线来控制这一突发模式。而且需要指出的是,任何突发中断操作都将在DDR3内存中予以禁止,且不予支持,取而代之的是更灵活的突发传输控制(如4bit顺序突发)。
  2.寻址时序(Timing)
  就像DDR2从DDR转变而来后延迟周期数增加一样,DDR3的CL周期也将比DDR2有所提高。DDR2的CL范围一般在2~5之间,而DDR3则在5~11之间,且附加延迟(AL)的设计也有所变化。DDR2时AL的范围是0~4,而DDR3时AL有三种选项,分别是0、CL-1和CL-2。另外,DDR3还新增加了一个时序参数——写入延迟(CWD),这一参数将根据具体的工作频率而定。
  DDR2内存的频率
  其中 DDR2 的频率对照表如右图所示。
  3.DDR3新增的重置(Reset)功能
  重置是DDR3新增的一项重要功能,并为此专门准备了一个引脚。DRAM业界很早以前就要求增加这一功能,如今终于在DDR3上实现了。这一引脚将使DDR3的初始化处理变得简单。当Reset命令有效时,DDR3内存将停止所有操作,并切换至最少量活动状态,以节约电力。
  在Reset期间,DDR3内存将关闭内在的大部分功能,所有数据接收与发送器都将关闭,所有内部的程序装置将复位,DLL(延迟锁相环路)与时钟电路将停止工作,而且不理睬数据总线上的任何动静。这样一来,将使DDR3达到最节省电力的目的。
  4.DDR3新增ZQ校准功能
  ZQ也是一个新增的脚,在这个引脚上接有一个240欧姆的低公差参考电阻。这个引脚通过一个命令集,通过片上校准引擎(On-Die Calibration Engine,ODCE)来自动校验数据输出驱动器导通电阻与ODT的终结电阻值。当系统发出这一指令后,将用相应的时钟周期(在加电与初始化之后用512个时钟周期,在退出自刷新操作后用256个时钟周期、在其他情况下用64个时钟周期)对导通电阻和ODT电阻进行重新校准。
  参考电压分成两个
  在DDR3系统中,对于内存系统工作非常重要的参考电压信号VREF将分为两个信号,即为命令与地址信号服务的VREFCA和为数据总线服务的VREFDQ,这将有效地提高系统数据总线的信噪等级。
  点对点连接(Point-to-Point,P2P)
  这是为了提高系统性能而进行的重要改动,也是DDR3与DDR2的一个关键区别。在DDR3系统中,一个内存控制器只与一个内存通道打交道,而且这个内存通道只能有一个插槽,因此,内存控制器与DDR3内存模组之间是点对点(P2P)的关系(单物理Bank的模组),或者是点对双点(Point-to-two-Point,P22P)的关系(双物理Bank的模组),从而大大地减轻了地址/命令/控制与数据总线的负载。而在内存模组方面,与DDR2的类别相类似,也有标准DIMM(台式PC)、SO-DIMM/Micro-DIMM(笔记本电脑)、FB-DIMM2(服务器)之分,其中第二代FB-DIMM将采用规格更高的AMB2(高级内存缓冲器)。
  面向64位构架的DDR3显然在频率和速度上拥有更多的优势,此外,由于DDR3所采用的根据温度自动自刷新、局部自刷新等其它一些功能,在功耗方面DDR3也要出色得多,因此,它可能首先受到移动设备的欢迎,就像最先迎接DDR2内存的不是台式机而是服务器一样。在CPU外频提升最迅速的PC台式机领域,DDR3未来也是一片光明。目前Intel预计在明年第二季所推出的新芯片-熊湖(Bear Lake),其将支持DDR3规格,而AMD也预计同时在K9平台上支持DDR2及DDR3两种规格。
  5.DDR4
  据介绍美国JEDEC将会在不久之后启动DDR4内存峰会,而这也标志着DDR4标准制定工作的展开。一般认为这样的会议召开之后新产品将会在3年左右的时间内上市,而这也意味着我们将可能在2011年的时候使用上DDR4内存,最快也有可能会提前到2010年。
  JEDEC表示在7月份于美国召开的存储器大会MEMCON07SanJose上时就考虑过DDR4内存要尽可能得继承DDR3内存的规格。使用Single-endedSignaling( 传统SE信号)信号方式则表示64-bit存储模块技术将会得到继承。不过据说在召开此次的DDR4峰会时,DDR4 内存不仅仅只有Single-endedSignaling方式,大会同时也推出了基于微分信号存储器标准的DDR4内存。
  DDR4规格
  因此DDR4内存将会拥有两种规格。其中使用Single-endedSignaling信号的DDR4内存其传输速率已经被确认为1.6~3.2Gbps,而基于差分信号技术的DDR4内存其传输速率则将可以达到6.4Gbps。由于通过一个DRAM实现两种接口基本上是不可能的,因此DDR4内存将会同时存在基于传统SE信号和微分信号的两种规格产品。
  根据多位半导体业界相关人员的介绍,DDR4内存将会是Single-endedSignaling( 传统SE信号)方式DifferentialSignaling( 差分信号技术 )方式并存。其中AMD公司的PhilHester先生也对此表示了确认。预计这两个标准将会推出不同的芯片产品,因此在DDR4内存时代我们将会看到两个互不兼容的内存产品。
  6.DDR5
  新的绘图记忆体的承诺,较低的能量消耗量和数据传输在6 Gbps的每秒
  我们只看到极少数的绘图卡使用gddr4记忆直至目前为止,但三星已就此案与下一代的gddr5记忆体,并声称它的样本已经发向了主要的图形处理器公司。
  当然,三星并不是第一家公司开始采样gddr5的记忆。双方Hynix和奇梦达还宣布了类似的零件在十一月,但三星的记忆已经进了一步提供了数据传输速率6gb/sec ,超过标准5gb/sec 。因此,三星,大胆声称它的产品'世界上速度最快的记忆体, '和说,它的'能够传输移动影像及相关数据,在24千兆字节每秒。
  以及增加带宽, gddr5记忆体也比较低功耗的要求,三星公司声称其记忆体运作,只是1.5 。
  三星是目前采样512MB的gddr5芯片( 16 MB × 32 ) ,和mueez迪恩,三星的市场营销主管绘图记忆体,他说,该记忆体'将使种图形硬体的表现将推动软件开发商提供了一个新台阶眼膨化游戏。不过,我们可能要等待一段时间之前, gddr5成为普遍。三星公司估计,该记忆体将成为'事实上的标准,在顶端表演细分市场'在2010年,当公司说,它将帐户为' 50 %以上的高年底PC图形市场。


如果您认为本词条还有待完善,需要补充新内容或修改错误内容,请编辑词条     查看历史版本

开放分类
电脑    存储器    

参考资料
http://baike.baidu.com/view/1191.htm

贡献者
mjei    


本词条在以下词条中被提及:

关于本词条的评论共:(0条)
匿名不能发帖!请先 [ 登陆 ]