RSS订阅I2S总线
贡献者：gsfei2009 浏览：2437次 创建时间：2009-06-22
-
I2S(Inter—ICSound)总线是飞利浦公司为数字音频设备之间的音频数据传输而制定的一种总线标准，该总线专责于音频设备之间的数据传输，广泛应用于各种多媒体系统。它采用了沿独立的导线传输时钟与数据信号的设计，通过将数据和时钟信号分离，避免了因时差诱发的失真，为用户节省了购买抵抗音频抖动的专业设备的费用。在ADC、DAC、DSP、CPU等设备总线中有广泛的应用。
目录[隐藏] ? 总线体系
? 时序要求
I2S-总线体系
在飞利浦公司的I2S标准中，既规定了硬件接口规范，也规定了数字音频数据的格式。I2S有3个主要信号：
1.串行时钟SCK，即对应数字音频的每一位数据，SCLK都有1个脉冲。SCLK的频率=2×采样频率×采样位数。
2.字（声道）选择WS，用于切换左右声道的数据。WS为“1”表示正在传输的是左声道的数据，为“0”则表示正在传输的是右声道的数据。WS的频率等于采样频率。WS为“1”表示正在传输的是左声道的数据。
WS为“0”表示正在传输的是右声道的数据。WS可以在串行时钟的上升沿或者下降沿发生改变，并且WS信号不需要一定是对称的。在从属装置端，WS在时钟信号的上升沿发生改变。WS总是在最高位传输前的一个时钟周期发生改变，这样可以使从属装置得到与被传输的串行数据同步的时间，并且使接收端存储当前的命令以及为下次的命令清除空间。
3.串行数据SD，就是用二进制补码表示的音频数据。I2S格式的信号无论有多少位有效数据，数据的最高位总是出现在WS变化（也就是一帧开始）后的第2个SCK脉冲处。这就使得接收端与发送端的有效位数可以不同。如果接收端能处理的有效位数少于发送端，可以放弃数据帧中多余的低位数据；如果接收端能处理的有效位数多于发送端，可以自行补足剩余的位。这种同步机制使得数字音频设备的互连更加方便，而且不会造成数据错位。
有时为了使系统间能够更好地同步，还需要另外传输一个信号MCLK，称为主时钟，也叫系统时钟（SysClock），是采样频率的256倍或384倍。
I2S-时序要求
在I2s总线中，任何设备都可以通过提供必需的时钟信号成为系统的主导装置，而从属装置通过外部时钟信号来得到它的内部时钟信号，这就意味着必须重视主导装置和数据以及命令选择信号之间的传播延迟，总的延迟主要由两部分组成：
1.外部时钟和从属装置的内部时钟之间的延迟；
2.内部时钟和数据信号以及命令选择信号之间的延迟。
对于数据和命令信号的输入，外部时钟和内部时的延迟不占据主导的地位，它只是延长了有效的建立时间(set—uptime)。延迟的主要部分是发送端的传输延迟和设置接收端所需的时间。T是时钟周期，Tr是最小允许时钟周期，T>Tr这样发送端和接收端才能满足数据传输速率的要求。
对于所有的数据速率，发送端和接收端均发出一个具有固定的传号空号比(mark—spaceratio)的时钟信号，所以tLC和tHC是由T所定义的。tLC和tHC必须大于0.35T，这样使信号在从属装置端可以被检测到。
延迟(tdtr)和最快的传输速度(由Ttr定义)是相关的，快的发送端信号在慢的时钟上升沿可能导致tdtr不能超过tRC而使thtr为零或者负。只有tRC不大于tRCmax的时候(tRCmax>：0.15T)，发送端才能保证thtr大于等于0。为了允许数据在下降沿被记录，时钟信号上升沿及T相关的时间延迟应该给予接收端充分的建立时间(set-uptime)。数据建立时间(set-uptime)和保持时间(holdtime)不能小于指定接收端的建立时间和保持时间。
开放分类
参考资料
贡献者
本词条在以下词条中被提及：
关于本词条的评论共：（0条）
