索阅 100例 首 页| 资 讯| 下 载| 论 坛| 博 客| Webinar| 高 校| 专 刊| 会展| EETV| 百科| 问答| 电路图| 工程师手册| Datasheet

EEPW首页 > 百科 > LDO稳压器

LDO稳压器


贡献者:dolphin    浏览:762次    创建时间:2014-06-12

  LDO稳压器是low dropout regulator,是一种线性稳压器。线性稳压器使用在其线性区域内运行的晶体管或 FET,从应用的输入电压中减去超额的电压,产生经过调节的输出电压。所谓压降电压,是指稳压器将输出电压维持在其额定值上下 100mV 之内所需的输入电压与输出电压差额的最小值。LDO意为低压差线性稳压器,是相对于传统的线性稳压器来说的。传统的线性稳压器,如78xx系列的芯片都要求输入电压要比输出电压高出2v~3V以上,否则就不能正常工作。但是在一些情况下,这样的条件显然是太苛刻了,如5v转3.3v,输入与输出的压差只有1.7v,显然是不满足条件的。针对这种情况,才有了LDO类的电源转换芯片。

  Vin >= Vdrop + Vout。

  且一般需要两个外接电容:Cin、Cout,一般采用钽电容或MLCC。

  在LDO(Low Dropout)稳压器(图2:LDO稳压器内部结构框图)中,导通管是一个PNP管。LDO的最大优势就是PNP管只会带来很小的导通压降,满载(Full-load)的跌落电压的典型值小于500mV,轻载(Light loads)时的压降仅有10~20mV。LDO的压差为:

  Vdrop = Vsat (LDO 稳压器)

  LDO稳压器电路是一种用途极为广泛的集成电路(IC)。

  1、电路架构简单

  2、输出纹涟漪很低

  3、外部组件很少且简单等等。

  压差Dropout、噪音Noise、共模/纹波抑制比(PSRR)、静态电流Iq,这是LDO的四大关键数据。

  产品设计师按产品负载对电性能的要求结合四大要素来选择LDO。在手机上用的LDO要求尽可能小的噪音(纹波),在没有RF的便携式产品需求静态电流小的LDO。



如果您认为本词条还有待完善,需要补充新内容或修改错误内容,请编辑词条     查看历史版本

开放分类
    

参考资料

贡献者
dolphin    


本词条在以下词条中被提及:

关于本词条的评论共:(0条)
匿名不能发帖!请先 [ 登陆 ]