RSS订阅BiCMOS
- 双极互补金属氧化半导体
BiCMOS
bipolar compIementary metal oxide semiconductor
将双极器件的线性和速度与CMOS的低耗用功率、低热耗散和较高密度相结合的集成电路工艺。它可以工作在ECL，(发射极耦合逻辑)电平或TTL(晶体管-晶体管逻辑)电平，并广泛用于混合信号器件。应用（１） 通信用数字逻辑电路、数字部件和门阵列等 由第二节可知，BiCMOS电路的优化组合是用CMOS电路充当高集成度、低功耗的电路部分，而仅用双极型电路来做输入/输出（I/O）电路部分，这是最早的BiCMOS数字集成电路的设计方案。后来，更先进的BiCMOS技术将BJT器件也集成到逻辑门中。与传统的CMOS门一样，由于门电路输出端两管轮番导……
+ 查看全文
将双极器件的线性和速度与CMOS的低耗用功率、低热耗散和较高密度相结合的集成电路工艺。它可以工作在ECL，(发射极耦合逻辑)电平或TTL(晶体管-晶体管逻辑)电平，并广泛用于混合信号器件。
应用
（１） 通信用数字逻辑电路、数字部件和门阵列等
由第二节可知，BiCMOS电路的优化组合是用CMOS电路充当高集成度、低功耗的电路部分，而仅用双极型电路来做输入/输出（I/O）电路部分，这是最早的BiCMOS数字集成电路的设计方案。后来，更先进的BiCMOS技术将BJT器件也集成到逻辑门中。与传统的CMOS门一样，由于门电路输出端两管轮番导通，所以这种BiCMOS逻辑门静态功耗接近于零，而且在同样的设计尺寸下，它们的速度将更快。尽管BJT器件的加入会增加20%的芯片面积，但是考虑到其带负载能力的增强，BiCMOS门的实际集成度比CMOS门将有所增加。比较典型的BiCMOS逻辑门有：反相器（非门）、三态缓冲/驱动器、与非门和或非门，它们分别如图3（a）、（b）、（c）、（d）所示。本课题对这4个门均已进行了硬件电路实验，所得实验数据为：平均传输延迟仅为十几纳秒，静态功耗近似为零，动态平均功耗也只有1～2mW。
BiCMOS逻辑门在通信数字部件（如编码器、译码器和模/数转换器等）和门阵列的应用中极为广泛，因为它的扇出数一般为5～8，如此大的扇出数意味着具有较强的带负载能力，而且BiCMOS门比CMOS门能更快速地驱动这些负载。另外，BiCMOS门中的器件尺寸可以是一致的，这就降低了通信数字部件在物理设计上的难度；不同的CMOS电路对减小单位负载的传输延迟往往不同，而对于BiCMOS电路，由于双极型推挽BJT器件隔开了CMOS电路的主体与负载，使得不同电路中负载的状况变差都是相同的，这样就简化了通信和信息处理用数字逻辑部件和电路的设计任务，提高了工作效率。
（２） 通信用数字信号处理器（DSP）和微处理器（CPU）
若通信DSP和CPU等采用CMOS工艺，则芯片外主线就要有较大的带电容负载的能力。传统的接口驱动电路采用双极工艺制作，这样可以保证数据传输速度，但是功耗却大了些。以32位CPU为例，它包含有10个或者更多的接口器件，但同一时间内只有一条主线是激活的，亦即每一条主线有90%的时间不工作。由于这种接口器件是单纯双极型的，即使不在工作时它也在不停地消耗功率，所以整个CPU的静态功耗将会增大。
如果用BiCMOS器件做成接口驱动电路，则处于非门工作状态的驱动器取用的电流就要小多了。在很多情况下，静态功耗可以节省接近100%，而传统主线接口驱动电路的功耗约占整个系统功耗的30%，故这种节电效果非常显著，因而特别适用于手机、个人数字处理器和笔记本电脑等一类使用电池的通信、计算机和网络设备中。更为有利的是，BiCMOS数字集成电路的速度与先进的双极型电路不相上下，这与高速数字通信系统的速度要求是相适应的。
用0.8μm BiCMOS已研制出主频为100MHz的32位CPU电路。该电路中CMOS器件占97%，而BJT器件只占3%，BJT器件仅用于驱动大负载电容或放大小的电平摆幅信号。图4为算术逻辑单元（ALU）中四位一组的BiCMOS进位传输电路。图中Φ1为系统时钟，Φ2为预充时钟。由于BJT器件的存在，预充电平决定于BJT器件发射结压降，所以预充电平降低为0.8V上下。电平摆幅的减小有利于提高该电路的运算速度。32位字长的ALU要求有8个这样的进位传输电路，它的总传输延迟只有7.2ns，功耗也只有十几毫瓦。
（３） 通信用BiCMOS SRAM和ROM等
由于纯CMOS工艺无法生产出通信专用的高速度、大负载驱动能力的SRAM和只读存储器（ROM）芯片，而BiCMOS SRAM和ROM芯片拥有与CMOS SRAM和ROM较为接近的集成度、功耗和更高的速度，故先进的BiCMOS技术给SRAM和ROM产品的速度、容量和功耗等性能指标的调和、折衷和互补提供了回旋余地。现以BiCMOS SRAM为例，介绍图5所示的设计方案。它的主体存储矩阵用P阱中专门设计的BiCMOS存储单元组成，所设计的6管BiCMOS存储单元如图6所示，制作这种BiCMOS存储矩阵的模块区与CMOS的大致相同或略高；而图5中的地址译码器、字线/位线驱动器和读写控制电路及灵敏放大器等则可用BiCMOS电路。与全CMOS SRAM相比，本文提出的BiCMOS SRAM在低压（VDD=3.3 V）下，其存储单元存取速度提高了接近3倍，读/写一次仅需时6~8 ns，而且其备用单元功耗约为45.2nW/bit，而实用单元功耗也只有6.89μW/bit，均为较低的存储单元功耗水平。这一结果充分表明了新的BiCMOS SRAM电路结构是通信用高速、低压SRAM中较为理想的一种设计方案。?
同理，该设计思路同样适用于ROM和可编程逻辑器件（PLD）的字线/位线驱动器、改写电路和读控制电路以及其它通信ASIC芯片的存储系统中。
（４） 通信模/数混合电路的应用
用BiCMOS工艺可以将模拟和数字电路集成在同一块芯片上。当然芯片上大部分面积是有数字信号处理功能的CMOS单元电路，而剩下的芯片面积（约占15%～20%）用来做模拟电路单元以及芯片与外界模拟世界的接口电路。这些模拟电路单元包括I/O（包含电阻和NPN型BJT器件）、用BJT器件制作的运算放大器、参考电压和电流源、锁存比较器和NPN型BJT器件组成的模拟电路（例如直接用来驱动LED的电路）等。这种专用芯片可以用来做SDR系统的ADC和DAC、接/发射机的模/数混合电路以及其它通信系统应用场合。
因为MOS管的阈值电压UTH对工艺过程和器件尺寸非常敏感，而BJT器件的开启电压UBE比UTH更容易精确控制，所以BJT器件更容易得到性能良好的匹配对管。这种优良匹配对管的双极型集成运算放大器的补偿电压比MOS运放小一个数量级。BiCMOS运算放大器具有双极型电路部分的低输入补偿电压和高增益，以及CMOS电路部分的低功耗和高集成度。这种强强联合的先进工艺，亦被用于软件无线电（SDR）系统中的高速、低功耗A/D和D/A转换器。?
BiCMOS技术在通信领域的应用前景和发展趋势
（１） 通信SOC高性能BiCMOS技术的一个重要研发方向
最近几年来，通信应用频率正在不断增加，几乎所有应用领域都将进入双吉赫兹频段。如何顺应通信形势发展的要求，将通信系统中多种功能集成在一个芯片上，即组成片上系统（System On a Chip，简称SOC），则无疑是一种较佳的解决方案。这样一来，SOC不再仅仅限于低频CMOS芯片的设计中，而且也包括了高频有线和无线通信BiCMOS芯片，这是当今高性能BiCMOS技术的一个重要研发方向。
SOC的概念是在20世纪90年代提出来的，它既克服了多芯片集成系统制作和运行中所产生的一些困难，又获得了更高的系统性能。例如，现在的CPU芯片工作速度非常高（传输延迟小于几十皮秒），但是如果存储器芯片依旧与CPU分开，则由于访址延时的加入，这种高速性能在计算机通信和未来个人通信中就体现不出来。即便使用光束传送信号，延时也只有3.3ps/mm。这就要求把存储器和CPU集成到一个芯片上去。可以预见，将更多功能集成到一个芯片上，还能解决今后芯片管脚数目增多、测试困难和成本较高等一系列问题。
现在的SOC主要有3种类型：一是以CPU为核心，集成各种存储器、控制电路和系统时钟等，乃至集I/O功能和A/D、D/A转换功能于一个芯片上；二是以数字信号处理器（DSP）为核心，多功能集成；三是上述2种之混合或者把系统算法与芯片结构有机结合的SOC。
总之，SOC的发展并不仅仅是设计上的问题，而且也是先进的工艺技术的实现问题。SOC是很多模块的集成，而且各种模块电路功能的不同，对工艺的要求也是不一样的，有的要求高集成度，有的要求高速，有的要求强驱动，有的则要求低功耗；有的是数字电路，而有的则是模拟电路。但是，BiCMOS工艺更能满足如此复杂的技术要求，先进的BiCMOS技术将会使发展通信SOC如虎添翼。
（２） 低压、全摆幅、高速BiCMOS电路的一个研究热点
如今，数字通信和internet网络的电子产品对其中VLSI芯片低电源电压、全输出逻辑摆幅的要求日趋迫切。例如便携式电子产品（如手机、笔记本电脑和个人数字助理等）因用电池供电，故电源电力极为有限，降低电源电压不仅对减少电池充电次数、延长电池寿命，而且对减小IC器件的电场强度，以防止热击穿或热电子效应，都是非常必要的。先进的BiCMOS技术已被证明在低压、高速方面优于CMOS技术。但是，BiCMOS数字集成电路存在的问题是：降低电源供电电压，势必影响到提高工作速度。目前已设计成功的逻辑单元电路有：瞬时饱和全摆幅式、电荷泵抽取式、钳位全摆幅式（图3（b））、自举全摆幅式BiCMOS数字逻辑集成门电路、BiCMOS三态门和BiCMOS连线逻辑电路等等。
开放分类
贡献者
