-
数据选择器
2009-06-02
sylar
- 在多路数据传送过程中，能够根据需要将其中任意一路选出来的电路，叫做数据选择器，也称多路选择器或多路开关。
数据选择器(MUX)的逻辑功能是在地址选择信号的控制下，从多路数据中选择一路数据作为输出信号。
有4选1数据选择器、8选1数据选择器（型号为74151、74LS151、74251、74LS151）、16选1数据选择器（可以用两片74151连接起来构成）等之分。
-
组合逻辑电路
2009-06-01
sylar
- 数字电路根据逻辑功能的不同特点，可以分成两大类，一类叫组合逻辑电路（简称组合电路），另一类叫做时序逻辑电路（简称时序电路）。组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。而时序逻辑电路在逻辑功能上的特点是任意时刻的输出不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关。
-
HDL
2009-05-27
sylar
- HDL(Hardware Description Language)，是硬件描述语言。顾名思义，硬件描述语言就是指对硬件电路进行行为描述、寄存器传输描述或者结构化描述的一种新兴语言。
主流的HDL分为VHDL和Verilog HDL。VHDL诞生于1982年。在1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言。自IEEE公布了VHDL的标准版本，IEEE- 1076（简称87版
-
J-K触发器
2009-05-27
sylar
- 边沿JK 触发器:Top
电路结构:
采用与或非电路结构，属于下降沿触发的边沿JK触发器，如图7.6.1所示。
工作原理
1.CP=0时，触发器处于一个稳态。
CP为0时，G3、G4被封锁，不论J、K为何种状态，Q3、Q4均为1，另一方面,G12、G22也被CP封锁,因而由与或非门组成的触发器处于一个稳定状态，使输出Q、Q状态不变。
2.CP由0变1时，触发器不翻转，为接收输
-
译码器
2009-05-27
sylar
- 目录·概述·分类·阐述·译码器工作原理·概述Top
译码器是组合逻辑电路的一个重要的器件，其可以分为：变量译码和显示译码两类。
变量译码一般是一种较少输入变为较多输出的器件，一般分为2n译码和8421BCD码译码两类。
显示译码主要解决二进制数显示成对应的十、或十六进制数的转换功能，一般其可分为驱动LED和驱动LCD两类。
译码是编码的逆过程，在编码时，每一种二进制代码，都赋予了特定的含义
-
数字电路
2009-05-27
sylar
- [编辑本段]数字电路
[编辑本段]定义：
用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路，或数字系统。由于它具有逻辑运算和逻辑处理功能，所以又称数字逻辑电路。
[编辑本段]数字逻辑电路分类
按功能来分：
1、组合逻辑电路
简称组合电路，它由最基本的的逻辑门电路组合而成。特点是：输出值只与当时的输入值有关，即输出惟一地由当时的输入值决定。电路没有记忆功能，输出状态随
-
JK锁存器
2009-05-26
sylar
- 源于RS锁存器，
RS锁存器(Reset/Set)存在一个问题，当R和S都有效时，锁存器的输出没有定义。为了解决这一问题，人们创建了JK锁存器。当J和K都置为有效时，就将输出信号反转。下面是RS锁存器和JK锁存器的真值表。
S R Q(n+1)
0 0 不允许
1 0 1
0 1 1
1 1 Qn
J K Q(n+1)
0 0 !Qn
1 0 1
0 1 1
1 1 Qn
RSS订阅