-
设计自动化大会
2011-05-18
论坛管理员
- 设计自动化大会（Design Automation Conference, DAC）是关于电路和系统设计，电子设计自动化以及半导体解决方案的年度盛会。今年是其第48届，大会涵盖精彩的技术演讲以及丰富的产品演示，吸引来自世界各地的200多家顶尖电子设计厂商参与。
-
HDL语言
2011-04-15
carlhzy
- Verilog HDL是一种硬件描述语言（HDL:Hardware Discription Language），是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是目前世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automa
-
集成电路芯片
2009-06-29
葱爆羊肉
- 一种集成电路芯片，包括一硅基板、至少一电路、一固定封环、一接地环及至少一防护环。电路形成于硅基板上，电路具有至少一输出／输入垫。固定封环形成于硅基板上，并围绕电路及输出／输入垫。接地环形成于硅基板及输出／输入垫之间，并与固定封环电连接。防护环设置于硅基板之上，并围绕输出／输入垫，用以与固定封环电连接。
-
福斯特电抗理论
2009-06-18
葱爆羊肉
- 对于一个无源无耗的一端口网络，其输入电抗和电纳均是频率的严格单调递增函数，数学上可以表述为电抗函数X(ω)或电纳函数B(ω)的斜率总是正的，即
?X(ω)/?ω>0，0<ω<∞
?B(ω)/?ω>0，0<ω<∞
斜率为正意味着：随频率增加，无源无耗一端口网络的输入电抗和电纳的频率响应轨迹在Smith圆图上总是顺时针方向移动的。
-
范欧极限
2009-06-18
葱爆羊肉
- 当存在电抗元件时，在宽带匹配方面有一个实际极限。一般情况下，范欧极限给出在一个频带范围内匹配能达到多好的一个基本限制。对于电抗随频率变化大的高Q负载，相对的来说，能达到的匹配不好；而低Q负载能在宽频带范围内匹配得好得多。
-
盲孔
2009-06-18
葱爆羊肉
- PCB设计中盲孔Top
盲孔的英文是Blind Via，该孔有一边是在板子之一面，然后通至板子之内部为止。
-
整流管
2009-06-18
葱爆羊肉
- 整流管的特性Top
整流管也就是二极管，一般通过的电较大。利用二极管单向导电性，可以把方向交替变化的交流电变换成单一方向的脉动直流电。有大功率整流管和小功率整流管。耐压和频率有高有低。就原理而言，从输入交流中得到输出的直流是整流。以整流电流的大小（100mA）作为界线通常把输出电流大于100mA的叫整流。面结型，工作频率小于KHz，最高反向电压从25伏至3000伏分A～X共22档。分类如下：①硅
-
PSPICE
2009-06-18
葱爆羊肉
- 1、PSPICE的起源与发展
用于模拟电路仿真的SPICE（Simulation Program with Integrated Circuit Emphasis）软件于1972年由美国加州大学伯克利分校的计算机辅助设计小组利用FORTR AN语言开发而成，主要用于大规模集成电路的计算机辅助设计。SPICE的正式版SPICE 2G在1975年正式推出，但是该程序的运行环境至少为小型机。1985年
-
合成碳膜电阻器
2009-06-18
葱爆羊肉
- 合成碳膜电阻器是用有机粘合剂将碳墨、石墨和填充料配成悬浮液涂覆于绝缘基体上，经加热聚合而成。它的电性能和稳定性较差，一般不适于作通用电阻器。但由于它容易制成高阻值的膜，所以主要用作高阻高压电阻器。其用途同高压电阻器。
-
VDHL
2009-06-18
葱爆羊肉
- VHDL的英文全名是Very-High- eed Integrated Circuit HardwareDescription Language,诞生于1982年。1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言 。自IEEE公布了VHDL的标准版本，IEEE-1076（简称87版)之后，各EDA公司相继推出了自己的VHDL设计环境，或宣布自己的设计工具可以和VHDL接口。此后V
RSS订阅