索阅 100例 首 页| 资 讯| 下 载| 论 坛| 博 客| Webinar| 高 校| 专 刊| 会展| EETV| 百科| 问答| 电路图| 工程师手册| Datasheet

开放分类包含“触发器”的词条：

MAX II CPLD 2015-11-18 不爱吃窝瓜
目录 1 MAX II 器件系列的高级特性 2 MAX II CPLD 应用 3 相关链接 Altera的MAX? II 系列CPLD是有史以来功耗最低、成本最低的CPLD。MAX II CPLD基于突破性的体系结构，在所有CPLD系列中，其单位I/O引脚的功耗和成本都是最低的。随着MAX IIZ的推出，有三种型号产品都使用了同样的创新CPLD体系结构，这一瞬时接通的非易失器件系列面向蜂窝
三相可控硅触发板 2009-06-17 葱爆羊肉
ZKD6 通用三相可控硅触发板是以高级工业级单片机为核心组成的全数字控制、数字触发板，并将电源变压器、脉冲变压器焊装在控制板上。使用灵活,安装简便。电源用军工变压器，性能稳定可靠。三相同步方案,定制可适应交流5V～380V 各种同步电压。4 种高性能PID方案，适应不同性质负载，控制精度高，动态特性好。全数字触发，脉冲不对称度≤0.1°, 用军工脉冲变压器触发,脉冲前沿陡度≤0.2uS。功能、参数
J-K触发器 2009-05-27 sylar
边沿JK 触发器:Top 电路结构: 采用与或非电路结构，属于下降沿触发的边沿JK触发器，如图7.6.1所示。 工作原理 1.CP=0时，触发器处于一个稳态。 CP为0时，G3、G4被封锁，不论J、K为何种状态，Q3、Q4均为1，另一方面,G12、G22也被CP封锁,因而由与或非门组成的触发器处于一个稳定状态，使输出Q、Q状态不变。 2.CP由0变1时，触发器不翻转，为接收输
主从触发器 2008-08-08 疯癫龙
主从触发器的特点： 由两级时钟RS触发器构成，第一级称主触发器，第二级称从触发器，两者时钟信号互为反相。 1.时钟信号CP的变化,电路翻转分两步动作: 当CP=1时,主触发器开启,输出Q', ,根据输入R和S的状态改变状态,由于CP'=0,从触发器保持原态不变. 当CP由1变0(下降沿到来)时,从触发器的状态按住触发器状态改变,主触发器不再受S和R的影响,其状态保持不变. C
RS触发器 2008-08-08 疯癫龙
基本RS 触发器: 电路结构 把两个与非门G1、G2的输入、输出端交叉连接，即可构成基本RS触发器，其逻辑电路如图7.2.1.(a)所示。它有两个输入端R、S和两个输出端Q、Q。 工作原理 基本RS触发器的逻辑方程为： 根据上述两个式子得到它的四种输入与输出的关系: 1.当R=1、S=0时，则Q=0,Q=1,触发器置1。 2.当R=0、S=1时，则Q=1,Q=0
站长统计
×

Digikey let's do
· 2025年第1期限时报名开启，5月8日截止
· Digikey助力，提供一站式免费器件支持
· 跟大佬一起 【DIY 功率监测与控制系统】