索阅
100例
首 页
|
资 讯
|
下 载
|
论 坛
|
博 客
|
Webinar
|
高 校
|
专 刊
|
会展
|
EETV
|
百科
|
问答
|
电路图
|
工程师手册
|
Datasheet
开始创建词条
参与完善词条
元器件/连接器
消费类电子
工业电子
嵌入式系统
模拟IC
通信技术
EDA与制造
测试测量
电源管理
汽车电子
医疗电子
RSS订阅
开放分类包含“逻辑设计”的词条:
状态机
2009-06-07
mjei
关于状态机的一个极度确切的描述是它是一个有向图形,由一组节点和一组相应的转移函数组成。状态机通过响应一系列事件而“运行”。每个事件都在属于“当前” 节点的转移函数的控制范围内,其中函数的范围是节点的一个子集。函数返回“下一个”(也许是同一个)节点。这些节点中至少有一个必须是终态。当到达终态, 状态机停止。 包含一组状态集(states)、一个起始状态(start state)、一组输入符号集(
半加器
2009-06-07
mjei
(half - adder) 能实现两个一位二进制数的算术加法及向高位进位,而不考虑低位进位的逻辑电路。 它有两个输入端,两个输出端。 半加器电路是指对两个输入数据位进行加法,输出一个结果位,不考虑数据的进位,也不产生仅为输出的加法器电路。 是实现两个一位二进制数的加法运算电路。数据输入A被加数、B加数,数据输出F和数(半加和)、进位C0。
共2条 1/1
1
进入词条:逻辑设计
逻辑设计相关新闻
更多>>
继电器型抢答器的逻辑设计
浅淡逻辑设计的学习(三)
浅淡逻辑设计的学习(二)
浅淡逻辑设计的学习(一)
嵌入式工程师不可不知的
单点温度保护系统的容错逻辑设计
采用模糊逻辑设计基于DSP发动机控制器
赛灵思ISE 11.1 量身打造四种工具流程
逻辑设计相关下载
更多>>
华为静态时序分析与逻辑设计.pdf
华为_静态时序分析与逻辑设计.pdf
华为FPGA设计流程指南
计算机结构与逻辑设计
华为静态时序分析与逻辑设计
Xilinx ISE Design Suite 10.x FPGA开发指南.逻辑设计篇[田耘 著][2008].part6
Xilinx ISE Design Suite 10.x FPGA开发指南.逻辑设计篇[田耘 著][2008].part5
Xilinx ISE Design Suite 10.x FPGA开发指南.逻辑设计篇[田耘 著][2008].part4
逻辑设计相关电路
更多>>
逻辑设计相关帖子
更多>>
华为静态时序分析与逻辑设计.pdf
华为静态时序分析与逻辑设计.pdf
【资料分享】华为_大规模逻辑设计指导书.pdf
静态时序分析与逻辑设计(分享)
站长统计
×
有奖问卷
英飞凌400V CoolSiC™重新定义高性能电源设计的功率密度和效率,含有奖小问卷,限前200名工程师!