RSS订阅七段LED显示译码器
贡献者：疯癫龙 浏览：5926次 创建时间：2008-08-08
-
加法器定义
实现多位二进制数相加的电路称为加法器, 它能解决二进制中1＋1＝10 的功能（当然还有 0＋0、0＋1、1＋0）.
加法器的分类
一、半加器概念：能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。或：只考虑两个一位二进制数的相加，而不考虑来自低位进位数的运算电路，称为半加器。
Ai、Bi：加数， Si：本位的和。
二、全加器
概念：能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。或：不仅考虑两个一位二进制数相加，而且还考虑来自低位进位数相加的运算电路，称为全加器。
Ai、Bi：加数， Ci-1：低位来的进位，Si：本位的和， Ci：向高位的进位。
加法器的实现
1、串行进位加法器
构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。
特点：进位信号是由低位向高位逐级传递的，速度不高。
2、并行进位加法器（超前进位加法器）
设一个n位的加法器的第i位输入为ai、bi、ci，输出si和ci+1，其中ci是低位来的进位，ci+1（i=n-1，n-2，…，1，0）是向高位的进位，c0是整个加法器的进位输入，而cn是整个加法器的进位输出。则和 si=ai i i+ ibi i+ i ici+aibici (1)
进位ci＋1=aibi+aici+bici (2)
令gi=aibi， (3)
pi=ai+bi, (4)
则 ci＋1= gi+pici (5)
只要aibi=1，就会产生向i+1位的进位，称g为进位产生函数；同样，只要ai+bi=1，就会把ci传递到i+1位，所以称p为进位传递函数。把(5)式展开，得到
ci+1= gi+ pigi-1+pipi-1gi-2+…+ pipi-1…p1g0+ pipi-1…p0c0 (6) 随着位数的增加(6)式会加长，但总保持三个逻辑级的深度，因此形成进位的延迟是与位数无关的常数。一旦进位（c1~cn-1）算出以后，和也就可由（1）式得出。
使用上述公式来并行产生所有进位的加法器就是超前进位加法器。产生gi和pi需要一级门延迟，ci 需要两级，si需要两级，总共需要五级门延迟。与串联加法器（一般要2n级门延迟）相比，（特别是n比较大的时候）超前进位加法器的延迟时间大大缩短了。
取自"http://baike.eccn.com/eewiki/index.php/%E5%8A%A0%E6%B3%95%E5%99%A8"
开放分类
参考资料
http://baike.eccn.com/eewiki/index.php/%E5%8A%A0%E6%B3%95%E5%99%A8
贡献者
本词条在以下词条中被提及：
关于本词条的评论共：（0条）
