索阅
100例
首 页
|
资 讯
|
下 载
|
论 坛
|
博 客
|
Webinar
|
高 校
|
专 刊
|
会展
|
EETV
|
百科
|
问答
|
电路图
|
工程师手册
|
Datasheet
开始创建词条
参与完善词条
元器件/连接器
消费类电子
工业电子
嵌入式系统
模拟IC
通信技术
EDA与制造
测试测量
电源管理
汽车电子
医疗电子
RSS订阅
开放分类包含“加法器”的词条:
加法器
2015-10-29
不爱吃窝瓜
目录 1 简介 2 基本方法 3 工作原理 4 类型 5 结构设计 6 逻辑优化 简介 加法器是为了实现加法的。 即是产生数的和的装置。加数和被加数为输入,和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入,而和数与进位为输出则为全加器。常用作计算机算术逻辑部件,执行逻辑操作、移位与指令调用。 对于1位的二进制加法,相关的有五个的量:1,被加数A,2,被加数B,
七段LED显示译码器
2008-08-08
疯癫龙
加法器定义 实现多位二进制数相加的电路称为加法器, 它能解决二进制中1+1=10 的功能(当然还有 0+0、0+1、1+0). 加法器的分类 一、半加器概念:能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。或:只考虑两个一位二进制数的相加,而不考虑来自低位进位数的运算电路,称为半加器。 Ai、Bi:加数, Si:本位的和。 二、全加器 概念:能对两个1位二
共2条 1/1
1
进入词条:加法器
加法器相关新闻
更多>>
一个进位保留加法阵列的HDL代码生成器
加法器是什么?加法器电路原理
用四位全加器构成二一十进制加法器
高效设计运算放大器加法器电路
FPU加法器的设计与实现
使用仪表放大器的高性能加法器
一款32位嵌入式CPU的定点加法器设计
高速流水线浮点加法器的FPGA实现
加法器相关下载
更多>>
高效设计运算放大器加法器电路
64位乘法和加法器verilog源代码
超前进位集成4(四)位加法器74LS283
算术逻辑部件
高速数字串行加法器及其应用
寄存器1
算术逻辑部件设计
夏宇闻著作《从算法设计到硬线逻辑的实现》基本运算逻辑和它们的Verilog HDL模型
加法器相关电路
更多>>
加法器电路设计方案汇总(八款模拟电路设计原理详解)
基本运算电路分享
运算放大器的常用电路图及其工作原理
四种基本的运算放大电路详解
常见的运放应用电路讲解
加法器电路设计方案汇总(八款模拟电路设计原理详解)
加法器内部电路原理
八位加法器仿真波形图设计解析
加法器相关帖子
更多>>
运算放大器加法器设计学习笔记
CPU到底是怎么识别代码的?
串行进位加法器
加法器和乘法器简介及设计
为什么加法器生成很多个之后就不能布局布线呢
请问如何用原语编写加法器呢
关于加法器进位链
vhdl语言 4位加法器程序