RSS订阅- Cadence PCIe 6.0 子系统一次性通过 PCI Express 合规性测试
- Cadence PCIe 6.0 x8 子系统在 TSMC N3 通过 PCI-SIG 首轮官方合规测试：64 GT/s 全速率一次过关
- Cadence上调全年预期，AI芯片与系统设计软件需求持续增长
- EDA 正迎来 AI 智能体时刻
- 智能体赋能：AuraStack AI Super Agent开启EDA自主工程时代
- Rapidus携手Cadence共建智能体 AI 设计平台
- Cadence推出AuraStack，AI Agent进入PCB与先进封装设计流程
- Cadence 携手 NVIDIA 发布业界首款具备全自主芯片设计能力的虚拟工程师
CADENCE
贡献者：yue411 浏览：15935次 创建时间：2008-04-03
-
EDA仿真软件Cadence
--------------------------------------------------------------------------------
Cadence Design Systems Inc.是全球最大的电子设计技术(Electronic Design Technologies)、程序方案服务和设计服务供应商。其解决方案旨在提升和监控半导体、计算机系统、网络工程和电信设备、消费电子产品以及其它各类型电子产品的设计。其总部位于美国加州圣何塞（San Jose），在全球各地设有销售办事处、设计及研发中心，现拥有员工约4800名，2003年收入约11亿美元。
Cadence公司的电子设计自动化（Electronic Design Automation）产品涵盖了电子设计的整个流程，包括系统级设计，功能验证，IC综合及布局布线，模拟、混合信号及射频IC设计，全定制集成电路设计，IC物理验证，PCB设计和硬件仿真建模等。同时，Cadence公司还提供设计方法学服务，帮助客户优化其设计流程；提供设计外包服务，协助客户进入新的市场领域。自1991年以来，该公司已连续在国际EDA市场中销售业绩稳居第一。全球知名半导体与电子系统公司均将Cadence软件作为其全球设计的标准。
Cadence 中国现拥有员工110人，拥有北京和上海两个研究开发中心，销售网络遍布全国。Cadence在上海先后建立了高速系统技术中心和企业服务中心，为用户提供高质量、有效的专业设计和外包服务。Cadence北京研发中心主要承担与美国总部EDA软件研发任务，力争提供给用户更加完美的设计工具和全流程服务。 Cadence 公司2003年斥5000万美元巨资在北京投资建立的中关村-Cadence软件学院，立志为中国电子行业培养更多面向集成电路和电子系统的高级设计人才。
Allegro系统互连设计平台
Cadence Allegro系统互连平台能够跨集成电路、封装和PCB协同设计高性能互连。应用平台的协同设计方法，工程师可以迅速优化I/O缓冲器之间和跨集成电路、封装和PCB的系统互联。该方法能避免硬件返工并降低硬件成本和缩短设计周期。约束驱动的Allegro流程包括高级功能用于设计捕捉、信号完整性和物理实现。由于它还得到Cadence Encounter与Virtuoso平台的支持，Allegro协同设计方法使得高效的设计链协同成为现实。
开放分类
参考资料
EEPW
贡献者
本词条在以下词条中被提及：
关于本词条的评论共：（0条）
cadence技术社区
