索阅 100例 首 页| 资 讯| 下 载| 论 坛| 博 客| Webinar| 高 校| 专 刊| 会展| EETV| 百科| 问答| 电路图| 工程师手册| Datasheet

双重成像技术

double patterning，台积电准备在20nm制程中支持此技术，这样芯片设计者就不需要像过去那样专门针对双重成像技术进行计算，一旦芯片设计方确定芯片电路的布局准则，那么台积电的软件便可将该设计拆分到两个双重成像用掩膜板上。


如果您认为本词条还有待完善，需要补充新内容或修改错误内容，请编辑词条     查看历史版本
开放分类
制程    

贡献者
fellow