索阅 100例 首 页| 资 讯| 下 载| 论 坛| 博 客| Webinar| 高 校| 杂 志| 会展| EETV| 百科| 问答| 电路图| 工程师手册| Datasheet

3D-IC

浏览4999次
3D IC产业链依制程可概略区分成3大技术主轴,分别是前段(Front-end)、中段(Middle-end)及后段(Backend)。前段制程涵盖芯片前段CMOS制程、晶圆穿孔、绝缘层(Isolation)、铜或钨电镀(Plating),由晶圆厂负责。为了日后芯片堆叠需求,TSV芯片必须经过晶圆研磨薄化(Wafer Thinning)、布线(RDL)、晶圆凸块等制程,称之为中段,可由晶圆厂或封测厂负责。后段则是封装测试制程,包括晶圆切割、芯片堆叠、覆晶、覆晶强化(Underfill)、高分子封模(Molding)、雷射印码等。 在芯片堆叠技术中,有晶圆-晶圆堆叠(Wafer-to-Wafer Stacking)、芯片-晶圆堆叠(Die-to-Wafer Stacking)、芯片-芯片堆叠(Die-to-Die Stacking)等3种。透过薄化TSV芯片堆叠将可充分利用厚度方向优势,实现高传输速度、芯片级微型化封装,满足可携式电子产品轻、薄趋势。


DIGITIMES中文网 原文网址: 3D IC http://gb-www.digitimes.com.tw/tw/dt/n/shwnws.asp?id=0000183426_RQU3HYNS3ODNEF5MO7EQH#ixzz23ZwlyXWU


如果您认为本词条还有待完善,需要补充新内容或修改错误内容,请编辑词条     查看历史版本
开放分类
IC设计    制程    

参考资料

贡献者


本词条在以下词条中被提及:

关于本词条的评论共:(0条)
匿名不能发帖!请先 [ 登陆 ]